| Property |
Value |
| dbo:abstract
|
- COPACOBANA (Cost-Optimized Parallel Code Breaker) ist eine anwendungsspezifische parallele Rechnerarchitektur, bestehend aus Field Programmable Gate Arrays (FPGA). Das System wurde 2006 von zwei Arbeitsgruppen an den Universitäten Bochum und Kiel gebaut. Es stellt ein adäquates Zielsystem für jegliche parallelisierbare Anwendung mit geringem Speicher- und Kommunikationsbedarf dar. (de)
- COPACOBANA (Cost-Optimized Parallel Code Breaker) ist eine anwendungsspezifische parallele Rechnerarchitektur, bestehend aus Field Programmable Gate Arrays (FPGA). Das System wurde 2006 von zwei Arbeitsgruppen an den Universitäten Bochum und Kiel gebaut. Es stellt ein adäquates Zielsystem für jegliche parallelisierbare Anwendung mit geringem Speicher- und Kommunikationsbedarf dar. (de)
|
| dbo:thumbnail
| |
| dbo:wikiPageExternalLink
| |
| dbo:wikiPageID
| |
| dbo:wikiPageRevisionID
| |
| dct:subject
| |
| rdfs:comment
|
- COPACOBANA (Cost-Optimized Parallel Code Breaker) ist eine anwendungsspezifische parallele Rechnerarchitektur, bestehend aus Field Programmable Gate Arrays (FPGA). Das System wurde 2006 von zwei Arbeitsgruppen an den Universitäten Bochum und Kiel gebaut. Es stellt ein adäquates Zielsystem für jegliche parallelisierbare Anwendung mit geringem Speicher- und Kommunikationsbedarf dar. (de)
- COPACOBANA (Cost-Optimized Parallel Code Breaker) ist eine anwendungsspezifische parallele Rechnerarchitektur, bestehend aus Field Programmable Gate Arrays (FPGA). Das System wurde 2006 von zwei Arbeitsgruppen an den Universitäten Bochum und Kiel gebaut. Es stellt ein adäquates Zielsystem für jegliche parallelisierbare Anwendung mit geringem Speicher- und Kommunikationsbedarf dar. (de)
|
| rdfs:label
|
- Copacobana (de)
- Copacobana (de)
|
| owl:sameAs
| |
| prov:wasDerivedFrom
| |
| foaf:depiction
| |
| foaf:isPrimaryTopicOf
| |
| is foaf:primaryTopic
of | |
